EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

03293740

PUBLICATION DATE

25-12-91

APPLICATION DATE

12-04-90

APPLICATION NUMBER

02095056

APPLICANT: CASIO COMPUT CO LTD;

INVENTOR :

KIZAKI MASAYASU;


INT.CL.

H01L 21/60

TITLE

CONNECTING METHOD FOR

SEMICONDUCTOR DEVICE



ABSTRACT :

PURPOSE: To efficiently connect a semiconductor device without edge short-circuit by forming an insulating film on the surface of a semiconductor wafer on a bump side in the state of the wafer, etching to the intermediate of the film thickness, and allowing the end of the bump to protrude upward from the insulating film.

CONSTITUTION: After bumps 3 are formed on the pad electrode 2 of a silicon substrate 1, an insulating film 4 is provided on the upper surface of the substrate 1 formed with the bumps 3. The film 4 is formed of liquid polyimide resin, etc., having insulating properties, coated with the resin by spin coating, dried and cured. Then, the entire surface oft he film 4 is half etched to be removed to the intermediate of the film thickness from the upper surface, and the upper ends 5 of the bumps 3 are allowed to protrude upward from the film 4. Thus, an edge short-circuit can be prevented, and a semiconductor chip can efficiently be connected to the connecting terminal of the substrate.

COPYRIGHT: (C) JPO

⑩日本国特許庁(JP)

40 特許出顧公開

母公開特許公報(A) 平3-293740

●Int. C1. •

散別配号

庁内整理番号

❷公開 平成3年(1991)12月25日

H 01 L 21/60

3 1 1 R 3 1 1 Q 6918-4M 6918-4M

審査請求 未請求 請求項の数 1 (全4頁)

❷発明の名称

半導体装置の接続方法

②特 頭 平2−95056

②出 颠 平2(1990)4月12日

10 発明者 木

तः

東京都青梅市今井3丁目10番地6 カシオ計算機株式会社

青梅事業所内

の出 順 人 カシオ計算機株式会社

東京都新宿区西新宿2丁目6番1号

198代 理 人 弁理士 杉村 次郎

男 . 🗩 🖀

1、元明の名称

半導体整體の接続方法

2.特許請求の範囲

前記手退体ウェハの前記パンプ電視側の変面に スピンコーティングにより他意識を形成する工程 と、

前記絶数数をその数解の中間をマエッチングして お記パンプ電響の充幅部分を兼記絶数数の上方 に実出させる工程と、

前記半導体ウェハモダイシングして個々の半導 体装置に分割する工品と、:

創記半導体装置の絶錯調から突出した前記パンプ電板の光端部分を基礎の接続部子にポンティングする工程と、

からなる半導体装置の装続方法。

3、 発明の辞組な説明

【産業上の利用分野】

この免明は半年化チップ等の半導体装置の接続 方法に関する。

【表末の技術】

使来、『Cチップ等の半導体チップは、半導体 ウェハのパッド電板上にパンプ電程を形成した 上、半導体ウエハをダイシングすることにより、 個々のチップ部品として分類形成されている。

この半導体チャプを高板に搭載する方法として、TAB(Tope Autumated Bouding)方式が知られている。このTAB方式では、フィルム高板にデバイスホールを影成した上、フィルム高板の設置に倒等の全無値をラミネードし、この全異値をエッチングしてデバイスホールの最から内傷へ突出するフィンガリードを形成し、このフィンガリードに半導体チャプのバンプ電板をボンディングすることにより、半導体チャプをフィルム高板に搭載している。

特別平3-293740 (2)

[発明が解映しようとする無難]

しかし、上述した半準体チップの放航方法で は、フィルム基板のフィンガリードに半導体チップ のパンプ電板をポンディングする際、フィルタ での外域体という所数エックショートを配し高い。その のパンプではないない。 をいう所数エックショートを配し高い。 のの外域体についるが がオンディングをにフィンガリードが半導体 チップがは、フィンガリードを中等が チップがに、フィンガリードをかかます。 チップがはないないなかが、フィンガリードをかけない チップがはないないなが、 がまれている。 がまれている。 がまれている。 のののではないないないないない。 は低いまれている。 は低いまれている。 には、他のではないないる。 は低いまれている。 には、他のではないないる。 には、他のではないる。 には、他のではないる。 できせたり、あるにはないる。 できせたが着めて思いる。 できせが着める。

この表明の目的は、エッジショートを起さず、 他率的に半線体装置を接続することのできる半導 体数量の接続方法を提供することである。

【悪難を解決するための手段】

この発明は上述した目的を遊成するために、半 導体ウエハにパンプ電極を形成した上、前記半導

をフォーミング加工により配角させたり、あるい は半導体設置の外線器に絶縁シートを繋けたりし なくても、エッジショートを起さず、半導体装置 を基板の接線網子に簡単かつ容易にポンディング でき、振めて低率的に接続することができる。

[安施何]

以下、部1個~第3個を参照して、この発明の一実施例を設明する。

まず、前を間に示すように、シリコン高級(半年作ウェハ)1のパッド電板で上にパンプ電板で を形成する。この場合、シリコン高級1にはチップ形成領域が多数区域されており、各チップ形成領域が多数区域されており、各チップ形成領域にはそれぞれ所定の仮数回路が形成されている。


そして、パッド電信2上にパンプ電信3を形成 する場合には、シリコン基版1の上部(パッド電 紙 2 信の面)にフォトレジストを負布し、この フォトレジストをフォトリングラフィ法により第 光し現像することにより、パッド電話をと対応す 体ウェハのパンプ電響側の変優にスピンコーティングにより能振展を形成し、この能量膜をその膜原の中間までエッチングして前配パンプ電網の先端部分を絶差膜の上方に突出させた後、前記半導体ウェハをディンングして個々の半導体を観に分類し、この分割された半導体数量の絶景調から実出した前記パンプ電画の先端部分を盂原の接線を下にボンディングすることである。

【作用】

この契明によれば、半導体ウェハの状態である。 事体ウェハのパンプ電極側の変頭に絶難膜を形成 し、この絶難膜を膜耳の中間をでは一般を受けている。 ことに実出させたので、この後、半導体ウェスも がイシングして個々の半導体を優いた他のない。 分割された個々の半導体を優の外組書には絶異される。 かがままれることとなる。そのため、個々の数 が発症を基板の接続者子にポンディングする数。 体を腫を基板の接続者に、基板の接続者子 を来のように各手導体を置信に、基板の接続者子

る無所に関ロを形成し、この状態でメッキを集す と、制口を通してパッド電板2上にパンプ電板3 が形成される。このパンプ電板3 社会や平田等の 全質よりなり、その高さは30mm 根底に形成され ている。

次に、第3回に示すように、絶差要4の全支援 もハーフェッチングによりその上面から選年の中 間まで発去してバンプ電価3の上級部分5を絶差 要4の上方に実出させる。この場合、ハーフェッ



ナングはエッチング時間等のエッチング条件を適 直接定することによりエッチング量を調整するこ とができる。また、エッチング後の絶疑異々の膜 原は、バンブ電報3の高さの80~88%の厚さが登 ましい。例えば、バンブ電報3の高さが80ヶ四程 便であれば、絶景膜4の厚さを25ヶ四程度に形成 する。

とも熱圧者によりポンティングする。このとき、 平道体テップでの上面、特に外継貫11上には絶 最麗もが形成されているので、パンプ電腦3に フィンガリード9セポンディングする間、安未の ように名半導体チップ7年に、フィンガリード9 チョューミングにより風命させたり、あるいは半 海体チップでの外盤部11に絶滅シートを配置し たりしなくても、フィンガリード日が半導体チッ プフの外継細11に装盤して無筋することはな い。この場合、半導体チャプでのレイアウト等、 半導体チップでの外端部11との無端を防ぐ以外 にフィンガリード9をフォーミング加工により思 食させることは美し文えない。この後、パンプモ 狂るとフィンガリード9の装合部分を損断してで 対止して保護すればよいので、半導体チップ7を フィルム基板日に簡単かつ容易に被続すること ができ、世平的に装蔵作業を行なうことができ


なお、この発明は上途した支集例に限定される ものではない。例えば、半導体チップでが接続さ に分割する。

そして、半導体チップ7をフィルム基数8に無 量する場合には、フィルム基数8のデバイスホール10内に半導体チップ7を配置し、半導体チッ プマのパンプ電量3をフィンガリード9に対向させ、この状態でパンプ電極3とフィンガリード9

れる基板は、フィルム高板をである必要はなく、 使質の配換高板であってもよい。また、半導体 チップフのパンプ電信3がポンディングされる被 依葉子は、めずしもフィンガリードである必要は なく、基板上に取けられたパッド電板であっても よい。さらに、半導体チップフはTAB方式によ リボンディングする必要はなく、フリップチップ 方式、あるいはフェイスダウン方式によりボン ディングするようにしてもよい。

【是明の始長】

以上詳細に設明したように、この発明によれば、半導体ウェハの状態で、半導体ウェハの状態で、半導体ウェハのパンプ電極側の変面に絶滅膜を形成した上、その膜厚の中間までエッチングすることにより変配パンプ電腦の先組集分を絶滅側の上方に突出させたので、半導体ウェハをディングして個々に分割された半導体チップを高板の鉄線绳子にポンディングする数に、使来のように各半導体チップ等に、高板の装線绳子を思慮したり、あるいは半導体




チップの外継部に絶縁シートを設けたりしなくても、エッジショートを防ぐことができ、半導体チップを基板の依拠組子に簡単かつ容易に後続することができ、振めて他事的に接続することができる。


4、 層面の簡単な説明

第1団はこの発明の複数方法によって半導体 チップをフィルム高板に接続した状態の瞬間間、 第2団は平導体ウェハにパンプ電板を形成した 上、絶縁間を設けた状態の要解解回回、第3団は 第2回の絶縁間をハーフェッチングしてパンプ電 級の上端部分を失出させた状態の要解解回回であ

1 ……シリコン芸板(半導体ウェハ)、3 …… パンプ電板、4 ……節壁膜、5 ……上線部分(先 線像分)、7 ……半導体チャブ、8 ……フィルム 芸板、9 ……フィンガリード(接続端子)。



1 **B**



4 3 🔯